河北沧州全一电子

伪随机码的搜捕方法很多:滑动相关法、序列估计法和匹配滤波器法等。序列估计法只适用于高信噪比的情况;匹配滤波法捕获速度快,但是实现起来耗费的FP GA 资源很大; 滑动相关捕获法设计简单,速度较慢,适用于短周期序列[6] 。本设计中PN 码周期较短,而且测距系统对反应时间没有太高要求,故采用的是滑动相关搜捕法。当相对测试距离不变或变动很小时,所收到的PN 码序列与本地PN 码序列的时钟频率相同。将所接受的码序列与所发送的码序列相比较,其中一个序列固定,另一个序列按照时钟相对滑动,这种滑动过程就是两个码序列逐位进行相关检测的过程。当两个序列的相位滑动

到一致时,滑动停止,完成了本次搜捕过程。本系统由五部分构成,分别是串并转换模块、时钟移位寄存器、数字相关器、比较器以及计数器。
数为:
R (τ) = ∫
T
0
s ( t) s( t -τ) dt (7)
其中τ是时延参量。
一个周期为P 的周期离散信号{ an } 自相关函
数为:
R (τ) = Σp
n = 1
an an-τ(8)
其中τ是时延参量。由于在本设计中接收到的信号还原成0 ,1 的二值序列{ an } , 所以自相关函数可表达成:
R (τ) = Σp n = 1 an Y an-τ(9)
其中τ是时延参量.
由公式(6) 可得到在求自相关函数R (τ) 时, 只要使用异或运算和加法运算就能实现, 而不必使用乘法运算,这样大大节省了FP GA 的硬件资源。在本设计中发射的伪随机码的本原多项式为X8 + X4 + X3 + X2 + 1 ,由该本原多项式产m 序列的周期长度P = 28 -1 = 255 。直接用语言实现256 bit 并行数字相关器描述较为生的V HDL
双发射的m 序列反射接收后经A/ D 转换,还原成m 序列,经过串并转换模块实现接收码的并行化,与此同时,发射m 序列的码发生器也经双时钟移位寄存器并行化,经过适当的时间确保串并转换模块输出的是一个周期的m 序列,再使能数字相关器,得到接收码和本地码相同的码元个数送比较器与某一门限比较,若小于门限,比较器出来一个时钟的高电平。这个高电平有两个作用: ①使计数器加1 ; ②与时钟信号相与作为双时钟移位寄存器的一个时钟,在该时钟控制移位寄存器循环进行循环移位,相当于改变本地码的相位。在下一个时钟,重复上述工作,直到相同码元个数大于门限值,即比较器输出低电平,计数器输出时延。系统组成框图如图2 所示。
F( X) =
图2 　本系统的实现框图